高速數(shù)字設(shè)計為什么要提前預(yù)測電源完整性？

janejiang

如果產(chǎn)品在設(shè)計末期未能通過一致性測試，會造成極其昂貴的代價。通過新增濾波器和電容器進(jìn)行改造會增加制造成本。重新設(shè)計則會延誤產(chǎn)品開發(fā)進(jìn)度， 造成收入損失。最好的辦法是在設(shè)計階段盡早開始了解和解決潛在的電源問題。 電源完整性分析的目的是確保電路板上的驅(qū)動器和接收機(jī)能夠獲得所需的電壓 和電流來支持它們正常工作。為確保電源完整性，您要避免直流壓降（這個指標(biāo) 衡量的是流經(jīng)電源和接地面電阻的電流所造成的電壓損耗）。

早期設(shè)計探索非常關(guān)鍵 有三個因素會給電源完整性造成挑戰(zhàn)并增加直流壓降的影響。
1. 器件集成度提高——電路板上的走線越密集，電源網(wǎng)絡(luò)中的 電流密度就越高，直流壓降也就越大。
2. 電源電壓降低——1 V 上 10% 的容差比 1.2 V 上 10% 的容差 更為嚴(yán)格，因此會擴(kuò)大壓降的影響。
3. 外形尺寸縮小——PCB 上的空間更小，導(dǎo)致電源面的空間壓縮， 造成直流壓降。
您不能等到完成版圖設(shè)計之后才執(zhí)行電源完整性分析。早期設(shè)計探索 對于成功打造高速數(shù)字電路板非常關(guān)鍵。

理解電源完整性的兩個關(guān)鍵分析

早期仿真和分析有助于確保電路板的電源完整性。請務(wù)必將這兩種分析納入 您的整體高速數(shù)字設(shè)計流程。

分析 1：直流 IR 壓降
在 PCB 上分配電源時，如果壓降過大，負(fù)載上的電壓可能無法達(dá)不到所要求 的器件技術(shù)指標(biāo)。直流 IR 壓降分析可以確保 PCB 走線和平面滿足電源要求。 通過這一分析，您可以直觀地了解所選電源和接地網(wǎng)絡(luò)的電壓分布情況。您還 可以查看電流密度，從而了解如何更 好地改進(jìn)設(shè)計。請務(wù)必查看電源穩(wěn)壓器 模塊及其過孔的布置。您還要考慮過孔周圍的空隙，電流在此被迫通過狹窄的路徑。

分析 2：交流阻抗
從直流角度考慮電源完整性固然重要，但從交流角度考慮電源完整性也同樣具 有非常重要的意義。在 PDN 中，有多個集成電路充當(dāng)了接收機(jī)的角色，每個集 成電路以不同的頻率開關(guān)從而形成交流。去耦電容器可存儲局部電荷，同時盡 量降低電流變化的影響。 通過交流阻抗分析，您可以確定去耦電容器的最佳數(shù)量，從而最大程度地降低 交流效應(yīng)。由于電路板上的空間有限，優(yōu)化去耦電容器的數(shù)量能節(jié)省制造成本。 您打造的最優(yōu)設(shè)計應(yīng)不僅具有數(shù)量最少的去耦電容器，還能確保穩(wěn)定性。

實(shí)現(xiàn)平坦阻抗設(shè)計的目標(biāo)

過去，電源完整性工程師使用目標(biāo)阻抗來確保在所需的頻率范圍內(nèi)提供足夠 的功率。目標(biāo)阻抗代表了 PDN 能承受的最高阻抗。設(shè)計人員認(rèn)為，如果將目標(biāo) 阻抗保持在這個限值以下，電源完整性不會構(gòu)成問題。 在當(dāng)今的高速數(shù)字電路板上，目標(biāo)阻抗還不夠高。您必須考慮影響電路板的 其他噪聲源。從直流到最高頻率分量的 PDN 阻抗必須平坦，而不能只是單純地 低于目標(biāo)阻抗。為了確保得到平坦的阻抗，您可以用電源的反饋環(huán)路濾除低頻， 用去耦電容器濾除中頻和高頻。您需要一個“最優(yōu)阻尼”設(shè)計來避免紋波，并為 電流需求中的大階躍提供快速穩(wěn)定時間。平坦阻抗方法可以同時滿足這兩個需求。

優(yōu)化平坦阻抗

優(yōu)化平坦阻抗意味著使用非常少的電容器來獲得平坦阻抗，同時避免可能導(dǎo)致 狂野電壓波的高諧振。減少電容器的數(shù)量還可以減少焊點(diǎn)，讓可靠性也得到 提高。優(yōu)化平坦阻抗可以改善性能、降低成本、提高可靠性。 將直流 IR 壓降和交流阻抗分析相結(jié)合，并針對平坦阻抗進(jìn)行設(shè)計，可以提供 全面的電源完整性工作流程。只要解決了這些分析中發(fā)現(xiàn)的問題，您就可以 信心十足地設(shè)計從發(fā)電到交付給負(fù)載的整個電源完整性生態(tài)系統(tǒng)。