Cadence Allegro如何讓差分走線在區(qū)域規(guī)則呢優(yōu)先滿足差分阻抗線寬呢？

嘻嘻哈哈123 · 發(fā)表于 2021-5-17 10:59:30

Cadence allegro如何讓差分走線在區(qū)域規(guī)則呢優(yōu)先滿足差分阻抗線寬呢？

答：在進(jìn)行PCB設(shè)計(jì)布線時(shí)，優(yōu)先是根據(jù)阻抗線寬進(jìn)行走線設(shè)計(jì)，但是在BGA區(qū)域?yàn)榱朔奖愠鼍€，一般會(huì)添加區(qū)域走線規(guī)則，當(dāng)然能夠滿足阻抗線寬的情況下，盡量使用阻抗線寬。這里，我們講解一下，如何設(shè)置可以讓差分阻抗線寬的優(yōu)先級(jí)高于區(qū)域規(guī)則線寬，操作如下所示：

游客，如果您要查看本帖隱藏內(nèi)容請(qǐng)回復(fù)

圖6-380 驅(qū)動(dòng)差分規(guī)則示意圖

本條問(wèn)答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天學(xué)習(xí)一個(gè)技巧，日積月累你也是專(zhuān)家！
使用前請(qǐng)您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請(qǐng)勿刪除本說(shuō)明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗(yàn)總結(jié)分享！
3、表述觀點(diǎn)僅代表我方建議，不對(duì)直接引用造成損失負(fù)責(zé)！