您閱讀的評審報告自于凡億PCB QA評審組(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V: I9 C+ }# ]/ O5 B: ^. }& S: l
------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N
n- k5 x- d4 Q4 d' W2 r0 a, A使用前請您先閱讀以下條款:
# R/ \, W# O6 U" [& [1 q/ w6 \1.評審PCB全程保密不外發(fā),評審之后會進行文件刪除,介意者不要發(fā)送文檔!
- P$ U- A% W% f: r% V2.評審報告只是局部截圖并添加文字說明,如需更詳細的請內(nèi)容請聯(lián)系我們評審人員8 i/ r4 a& {& B
$ P; P9 M5 H2 g) Y# K, o3.評審意見僅供參考意見,由此造成的任何相關(guān)損失網(wǎng)站概不負責(zé)1 R/ a* u; |- D; w5 A; B0 E0 n1 @3 e( Y& i
------------------------------------------------------------------------------------ |
|
沒有原理圖,只能對pcb主要部分進行檢查; 一.布局問題: 二.布線問題: 1.【問題分析】:晶振的不局和走線存在問題。 【問題改善建議】:晶振走線布局都要考慮π型濾波,且它是個干擾源,建議包地隔離。 2.【問題分析】:pcb中多處使用fill;這樣會產(chǎn)生直角,且fill不會避讓,容易出錯。 【問題改善建議】:建議電源處使用銅皮。 3.【問題分析】:如下圖所示,pcb中存在多處直角,容易產(chǎn)生不良信號反射,影響信號。 【問題改善建議】:建議使用fill填補成鈍角,或者添加淚滴。 4.【問題分析】:電源層的平面分割比較嚴(yán)重,不利于參考,且容易出現(xiàn)跨區(qū)域現(xiàn)象。 【問題改善建議】:建議小電源可以頂?shù)讓犹幚,大電源在電源層處理,盡量保持平面完整。 5.【問題分析】: 【問題改善建議】:建議頂?shù)讓臃蟮劂~,可以在空閑處打上回流地孔,縮短回流路徑。 6.【問題分析】:兩邊大銅皮,中間窄線連接,會出現(xiàn)電流瓶頸的情況,電流過載,容易燒壞。 【問題改善建議】:建議中間使用寬銅皮連接,保證載流能力。 [size=12.0000pt]7. 【問題分析】:時鐘線信號重要,且容易受到影響,pcb中間距不夠。 【問題改善建議】:建議對時鐘線進行包地處理或者與其他信號線保證3W的間距。 8.【問題分析】:如下圖的信號,設(shè)計者定義的是電源信號,卻用信號線的寬度的線連接,載流不夠,會出現(xiàn)瓶頸。 【問題改善建議】:建議加粗,或使用銅皮連接。 三.生產(chǎn)工藝: 1.【問題分析】:所有過孔開窗,生產(chǎn)后,這些過孔裸露的部分容易被腐蝕氧化,出現(xiàn)短路的現(xiàn)象。 【問題改善建議】:建議對過孔進行蓋油處理。
. u3 V c2 h1 m; U& I7 Q6 I6 k |