電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 14|回復(fù): 0
收起左側(cè)

Chiplet技術(shù)革新與挑戰(zhàn)

[復(fù)制鏈接]

587

主題

587

帖子

4743

積分

四級會員

Rank: 4

積分
4743
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 3 天前 | 只看該作者 |只看大圖 回帖獎勵 |倒序瀏覽 |閱讀模式
引言$ \6 ?4 d* M8 _" ?' z% z
在不斷發(fā)展的半導(dǎo)體技術(shù)領(lǐng)域中,Chiplet已經(jīng)成為一項突破性的解決方案,正在重塑整個行業(yè)。本文將探討Chiplet的基本概念、優(yōu)勢以及在推廣過程中面臨的挑戰(zhàn)。通過深入了解這項變革性技術(shù),讀者將理解為何眾多行業(yè)專家認為Chiplet代表著半導(dǎo)體設(shè)計的未來方向[1]。' |# N  C! }7 X8 C* t2 K
7 C8 _2 s) W) K* v# ~& r" C2 I4 r# I( y

: S; X1 C* U5 G6 z* S8 |Chiplet基本概念
8 d: _, d' I- N  G$ y0 fChiplet本質(zhì)上是小型模塊化集成線路,包含明確定義的功能子集。這些微型組件被設(shè)計成在單個封裝內(nèi)與其他Chiplet協(xié)同工作,從而構(gòu)建復(fù)雜系統(tǒng)。這種方法與傳統(tǒng)的系統(tǒng)級芯片(SoC)模型有很大的區(qū)別,傳統(tǒng)模型是將所有功能集成在一個大型芯片中。
6 a" U% B4 h: v3 {" P" p0 D* U: Y" k  x* {4 f
Chiplet范式引入了模塊化的半導(dǎo)體設(shè)計方法,不同功能可以分離到不同的小型芯片中。這種模塊化為系統(tǒng)設(shè)計和優(yōu)化提供了極大的靈活性,帶來了多項使Chiplet在現(xiàn)代電子系統(tǒng)中特別具有吸引力的優(yōu)勢。$ g) A  Q3 w! G9 k1 M1 p
! S8 P4 q( ~) \) y! ?
' M' _# r  Q% j) |2 }4 U3 s7 N" l
Chiplet技術(shù)的經(jīng)濟優(yōu)勢
7 @; ^% A. T# l( v/ q8 B3 A( ZChiplet技術(shù)的經(jīng)濟效益主要體現(xiàn)在制造成本和設(shè)計費用兩個方面。在制造方面,Chiplet提供了多項成本節(jié)省優(yōu)勢。較小的尺寸允許更高效地利用晶圓,減少邊緣硅片的浪費。較小的芯片尺寸還提高了良率——如果出現(xiàn)缺陷,只會影響單個小型Chiplet,而不是整個大型SoC。
$ ?1 ?$ s7 m; ^- S
1 O* z4 i, l2 k, A0 N"已知良品晶粒"(KGD)測試是另一個顯著的成本優(yōu)勢。制造商可以在Assembly之前測試單個Chiplet,確保在缺陷組件危及整個系統(tǒng)之前將其識別并丟棄。這種方法顯著降低了浪費,提高了整體生產(chǎn)效率。3 C: Y9 Z' E  M: t8 u# C0 Y$ z
; _- o6 t( C2 O6 t  |: y( ~
最具創(chuàng)新性的成本節(jié)省特征可能是使用混合制程節(jié)點的能力。同一系統(tǒng)中的不同Chiplet可以使用不同的制程節(jié)點制造,使制造商能夠優(yōu)化成本和性能。例如,模擬功能通常在成熟制程節(jié)點上表現(xiàn)更好且成本更低,而高性能數(shù)字功能可以在必要時使用最先進的技術(shù)。
, F5 ~4 x6 E2 d6 w% d
+ c  l- U9 F+ ]3 P8 l% U. i
! K- U! k* y* k. y. ^$ t+ @性能優(yōu)勢與系統(tǒng)優(yōu)化
  ^2 _, m- v. v# JChiplet的性能優(yōu)勢遠超過簡單的成本節(jié)省。通過允許不同功能分別制造,Chiplet實現(xiàn)了系統(tǒng)優(yōu)化的新高度。
4 p7 T, v  v, ?( y8 @4 y: g: P8 n
每個Chiplet都可以使用最合適的:
  d# F% u2 b$ X1. 制程節(jié)點:不同功能在不同節(jié)點上表現(xiàn)出色。數(shù)字邏輯受益于更小的幾何尺寸以獲得更快的處理速度,而模擬器件在具有更好噪聲特性和電壓處理能力的較大幾何尺寸上表現(xiàn)更好。
! P) C' i* r; @& k, ^
9 X; r; O; ], X4 a4 E; T/ \

8 ^$ H) \! z, y  D( F% A" I5 Z2. 制造工藝:即使在相同節(jié)點上,不同工藝也可以針對特定功能進行優(yōu)化。邏輯工藝可以調(diào)整為快速晶體管,存儲器工藝可以優(yōu)化最小泄漏,射頻工藝可以優(yōu)化電感器和電容器。
' s8 f  ?: x$ k0 d' f8 N$ c' d' X3 q, A( z' ]) N+ O
) n6 c0 P! u( E! i
3. 材料選擇:雖然硅仍然是大多數(shù)半導(dǎo)體應(yīng)用的主要材料,但Chiplet允許在需要時集成特殊材料以獲得更優(yōu)的性能?梢愿鶕(jù)需要使用碳化硅和氮化鎵進行功率轉(zhuǎn)換,砷化銦鎵和銻化鎵進行紅外探測,以及磷化銦進行射頻應(yīng)用。
& X( e$ I" t' A) I: r! ^
0 c- ]# z$ }! H. t# I# q; t  W1 N/ x4 t5 g- p
定制化與市場優(yōu)勢
. X% U; n' p2 F$ jChiplet方法使制造商能夠更高效地提供多樣化產(chǎn)品線。電子器件制造商可以使用Chiplet創(chuàng)建多個產(chǎn)品變體,而無需設(shè)計全新的系統(tǒng)。這種靈活性實現(xiàn)了:
! S* d5 x. p+ z; v5 s% [" N4 U
  • 快速實施新技術(shù)
  • 經(jīng)濟高效的定制化
  • 快速響應(yīng)市場需求
  • 更廣泛的產(chǎn)品組合
  • 高效的產(chǎn)品更新和改進6 |4 b7 z7 S5 A- B& r& _
    / Q: K& ]) K: o/ b* y' E
    當前挑戰(zhàn)與未來展望
    3 p/ U" e6 S6 S2 tChiplet的實施仍面臨幾個挑戰(zhàn)。多芯片Assembly的復(fù)雜性需要仔細考慮粘合方法、封裝方法、芯片尺寸、高度和熱特性等因素。測試變得更加復(fù)雜,需要復(fù)雜的程序來驗證單個Chiplet和完整Assembly。
    / i0 [( u! G( Y1 H% _
    0 t, b! r+ c. p9 H供應(yīng)鏈管理是另一個重要挑戰(zhàn)。與多個Chiplet供應(yīng)商合作增加了協(xié)調(diào)、通信和風險管理的新復(fù)雜性。每個供應(yīng)商都帶來自己的定義、規(guī)格和潛在的供應(yīng)鏈中斷,需要認真管理。) {& B& b# a4 p1 K& o/ S
    3 B7 A4 r- Q( ?  I
    然而,這些挑戰(zhàn)并非無法克服。半導(dǎo)體行業(yè)正在積極努力克服這些障礙,這種努力源于Chiplet提供的引人注目的經(jīng)濟和技術(shù)優(yōu)勢。正如戈登·摩爾在1965年的著名論文中預(yù)測的那樣,從更小的、單獨封裝的功能構(gòu)建大型系統(tǒng)可能更經(jīng)濟——這個預(yù)測現(xiàn)在正在成為現(xiàn)實。6 `* U4 J# k+ Z
    - ?$ C& h1 D# p, E* ?
    結(jié)論
    9 h( `( R, J- V8 v* N向基于Chiplet的設(shè)計轉(zhuǎn)變不僅僅是技術(shù)演進,更是半導(dǎo)體系統(tǒng)設(shè)計方法的根本性轉(zhuǎn)變。雖然在實施和供應(yīng)鏈管理方面仍存在挑戰(zhàn),但Chiplet的經(jīng)濟和性能優(yōu)勢使其在半導(dǎo)體行業(yè)中的主導(dǎo)地位不可避免。% g: c# T# @0 N- y- [

    * {. F* Y; M9 n% [* ]8 H4 D* ^隨著行業(yè)繼續(xù)為當前挑戰(zhàn)開發(fā)解決方案,Chiplet正在成為半導(dǎo)體設(shè)計的新標準,提供了符合摩爾定律和現(xiàn)代電子系統(tǒng)實際需求的發(fā)展路徑。
    " \+ m2 ]. ?6 O/ y
    ) [; b1 P& _+ {0 H# V; b參考文獻
    $ S( F# y& |5 t- x8 @[1] "Four reasons chiplets will take over the world (and why it hasn't happened yet)," Nhanced Semiconductors, Nov. 6, 2024. [Online]. Available: https://nhanced-semi.com/2024/11/06/four-reasons-chiplets-will-take-over-the-world/ (accessed Nov. 10, 2024)
    ' b( F  t2 J- T7 i5 J$ x
    " t1 B4 I+ u. ?9 GEND. E  r1 f- E* M
    0 Z  O9 M0 Y& R

    ) K/ w& P$ k0 S4 S5 h8 w) F& {* k軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。# w. V; E7 T! I. w
    點擊左下角"閱讀原文"馬上申請. j. i+ c# r1 W
    - N6 m8 ^- k5 e; l1 {( v; ^
    歡迎轉(zhuǎn)載5 D. S$ k7 U4 J+ C( U

    5 T1 R/ l4 G8 y5 P3 ~; a轉(zhuǎn)載請注明出處,請勿修改內(nèi)容和刪除作者信息!
    - g. i) _7 Q) ?6 _
    0 D, E& e. m8 {7 w" y$ y
    " g7 v$ t. E4 l/ n+ w# L
    7 P. Y; m& h- P2 u3 `' C6 P" J9 M
    ; S. h. B5 }$ Q# K" `

    * q3 m8 h% G  @, U7 e, A關(guān)注我們
    , w5 r  s% `; J( a
    $ W, X$ s. _/ N9 _  p6 c6 a* d" v

    ( Y# {; d5 V5 e $ c* l+ U& n, }" J. v/ N; J

    / M2 ?  h9 \1 q( i2 l
    + P( M" C/ H4 Z& k5 W& T
    - L0 B. G8 P1 b0 `4 e& _- e

    0 f: J4 A8 @6 [* ]
                          & w8 E( J# o5 }5 Z' d

    * f9 |" A' ]& d' A& h8 o2 `

      C. J: y& p& [+ I3 n0 o* ^
    1 C, v0 E' \  ^4 E9 G關(guān)于我們:  G# {9 U# F+ E0 X9 W
    深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件,提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。! Q) b! {7 a0 g1 ?/ x5 @( U% J

    . a( w2 m9 \& C% r; ~7 Ghttp://www.latitudeda.com/( u% \2 [- X% b% P
    (點擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容)
  • 回復(fù)

    使用道具 舉報

    發(fā)表回復(fù)

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則


    聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表