Chiplet架構(gòu)的發(fā)展與設(shè)計

逍遙設(shè)計自動化

背景與挑戰(zhàn)
半導體行業(yè)長期以來一直遵循摩爾定律的指導，該定律闡述了技術(shù)進步如何使單個芯片上能夠集成更多的晶體管。然而，由于物理限制使晶體管尺寸進一步縮小變得越來越困難，加上制造成本不斷上升，先進異構(gòu)集成和多Chiplet架構(gòu)的應用是很好的解決方案[1]。

" W8 n# W5 {8 e9 y6 F- ~5 @圖1展示了基于Chiplet的2.5D系統(tǒng)的層狀結(jié)構(gòu)，顯示了通過互連層連接的多個Chiplet，包括散熱界面材料、微凸點和球柵陣列等各種組件。

5 M' W8 A! M" hChiplet架構(gòu)概述
基于Chiplet的架構(gòu)（通常稱為2.5D集成）是傳統(tǒng)2D和先進3D架構(gòu)之間的橋梁。在這種設(shè)計方法中，先創(chuàng)建具有特定功能的獨立硬件模塊，然后通過互連層組合形成完整的系統(tǒng)。這種架構(gòu)已成功應用于商業(yè)產(chǎn)品，如Xilinx Virtex-7 2000T FPGA和AMD ZEN2處理器。
; E0 J6 n1 i" u. @6 P! S
圖2展示了Chiplet架構(gòu)的完整電子設(shè)計自動化(EDA)流程，包括前端和后端過程，涵蓋架構(gòu)設(shè)計、物理設(shè)計和制造階段。

7 f# w- \$ \# ]# i主要優(yōu)勢
4 L! l5 o2 q: L2 v基于Chiplet的架構(gòu)具有多項優(yōu)勢。首先，提高了良率，因為每個Chiplet只需支持原始大型系統(tǒng)的部分功能。較小的芯片面積帶來更高的制造良率，意味著相同的硅晶圓預算可以生產(chǎn)更多芯片。其次，模塊化設(shè)計方法允許不同的Chiplet組合創(chuàng)建適用于各種場景的新配置。例如，AMD的方案在服務器集群中使用更多計算Chiplet，而在個人計算機中使用較少的計算Chiplet。

圖3顯示了芯片面積如何影響不同工藝節(jié)點(14nm、7nm、5nm和3nm)的制造良率和標準化成本，展示了較小Chiplet尺寸的成本優(yōu)勢。
8 T, F! Z: G+ C6 ?  m# n6 l( F/ p" L
) n# M, v- y& Y! L設(shè)計流程與實現(xiàn)
Chiplet架構(gòu)的設(shè)計過程需要仔細考慮多個方面。電子設(shè)計自動化(EDA)發(fā)揮著關(guān)鍵作用，從前端的架構(gòu)設(shè)計和性能仿真，到后端的物理設(shè)計和封裝設(shè)計。在設(shè)計階段，EDA工具促進了各種Chiplet配置的仿真和探索，使設(shè)計人員能夠評估不同架構(gòu)選擇對性能、功耗和成本的潛在影響。

6 H0 [. w4 S8 v" [2 H6 E' p5 Q5 {圖4展示了將現(xiàn)有設(shè)計分割成Chiplet并與第三方IP結(jié)合創(chuàng)建新芯片系統(tǒng)的過程，強調(diào)了互連和通信協(xié)議的重要性。
4 W) D* q/ K* l. q
/ S6 _+ p4 w7 x' X# ~3 E! T應用前景與未來發(fā)展
! N8 c" m/ _& a( {展望未來，Chiplet技術(shù)特別適用于需要高性能和高效率的應用，如大規(guī)模深度神經(jīng)網(wǎng)絡(luò)(DNN)加速器和大型語言模型(LLM)推理引擎。對于DNN加速器來說，該架構(gòu)能夠?qū)崿F(xiàn)大規(guī)模并行處理和Chiplet之間的快速數(shù)據(jù)傳輸，這對于處理當代人工智能模型的計算需求非常重要。

挑戰(zhàn)與解決方案
盡管取得了這些進展，在優(yōu)化通信路徑以適應不同工作負載和通信流量方面仍存在挑戰(zhàn)。未來的研究應該集中在能夠?qū)崟r調(diào)整的自適應通信協(xié)議上，確保系統(tǒng)響應性并最小化延遲。隨著系統(tǒng)規(guī)模的擴大，處理電源管理和維持通信層之間的數(shù)據(jù)完整性將變得更加重要。人工智能驅(qū)動方法的集成為管理這些復雜性提供了很好的方案，實現(xiàn)通信策略的動態(tài)優(yōu)化。
* f; a" g$ O7 J3 g7 y3 S! v
' S& J" M/ K+ K* n: ?$ y& s結(jié)論
半導體設(shè)計的演變代表著從傳統(tǒng)單片架構(gòu)向更靈活、更高效、更具可擴展性解決方案的范式轉(zhuǎn)變。隨著業(yè)界繼續(xù)面臨傳統(tǒng)擴展的挑戰(zhàn)，基于Chiplet的架構(gòu)為下一代計算系統(tǒng)提供了良好的解決方案。

! ?% n+ j9 G+ o) y% V參考文獻
[1] S. Chen, H. Zhang, Z. Ling, J. Zhai, and B. Yu, "The Survey of Chiplet-based Integrated Architecture: An EDA perspective," in Proceedings of the 29th Asia and South Pacific Design Automation Conference (ASPDAC), Tokyo, Japan, Jan. 20-23, 2025, pp. 1-9.
4 k1 M4 _' o7 N8 I2 ?
END

0 h  i7 }; j! m% a; E  c
: t9 R: M% b0 W; x4 J# O0 F4 r軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用，PIC Studio都可提升您的工作效能。
  p) Y2 |5 t3 c4 i$ x點擊左下角"閱讀原文"馬上申請
7 }( t2 o! m: U4 c0 g
歡迎轉(zhuǎn)載

' z" N; U* @3 I- {4 b& g  ^7 E2 J轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
. U4 R1 V' v) t( Z5 F, R
8 S, w( ~. x2 B- M6 E( L2 k
' u9 k2 C- i, |5 h1 D, l
* t; P% X- ^; P" G

關(guān)注我們

# \) A" A# B3 M  B

* ]0 @, Z8 A9 r; y& D6 ] ) \- p9 d' l6 H, }$ Y

/ W% p4 [5 s! ~% {' O9 m : s4 K/ B" v- E3 |- m  \: K" W

) U- U3 o4 o6 r: H1 P

                     
+ P% {  n  M- J: O
: d+ B7 T: E- p# g5 E" I" \. O" d

關(guān)于我們：
& T+ {# u! C0 ~6 J: q' @深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務，廣泛服務于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務。

  P! q  {2 q; _: l2 i9 v; [http://www.latitudeda.com/
（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）