理解緊密耦合異構(gòu)系統(tǒng)中的內(nèi)存操作：Grace Hopper超級芯片指南

逍遙設(shè)計(jì)自動化

引言
+ ?' K5 ~1 c2 D  N9 P& c高性能計(jì)算（HPC）和人工智能（AI）領(lǐng)域因異構(gòu)系統(tǒng)而發(fā)生了巨大變革，特別是那些集成了GPU的系統(tǒng)。隨著工作負(fù)載越來越受內(nèi)存限制，優(yōu)化系統(tǒng)內(nèi)部的通信延遲和帶寬變得極為重要。NVIDIA Grace Hopper超級芯片（GH200）代表了緊密耦合異構(gòu)系統(tǒng)的重大進(jìn)步，提供了統(tǒng)一的地址空間和對系統(tǒng)所有主內(nèi)存的透明細(xì)粒度訪問。

2 P4 P" ?) N9 ~本文將探討Quad GH200節(jié)點(diǎn)的架構(gòu)（這是瑞士國家超級計(jì)算中心Alps超級計(jì)算機(jī)的基本構(gòu)建塊），并提供有關(guān)如何優(yōu)化這一尖端系統(tǒng)內(nèi)存操作的見解[1]。

# R8 }2 }& v1 \3 U* I# I! z
" O2 P7 t& |0 J8 y& _! N' h- W% v% ]架構(gòu)概述
' |# l$ A. X" H/ rQuad GH200節(jié)點(diǎn)由四個(gè)GH200超級芯片組成，每個(gè)超級芯片結(jié)合了一個(gè)Grace CPU和一個(gè)Hopper GPU。這些單元通過NVLink和緩存一致性互連全面互聯(lián)。讓我們來看看關(guān)鍵組件：

/ [: I& H- A# n, v2 N+ V  ]圖1：Quad GH200節(jié)點(diǎn)的架構(gòu)
9 M- D1 p: `: P! D1 E' p
& l. @5 n# Y* m" ~4 S* I" g如圖1所示，每個(gè)GH200超級芯片具有以下特點(diǎn)：

一個(gè)Grace CPU，有72個(gè)Arm Neoverse V2核心

一個(gè)Hopper GPU，有132個(gè)流式多處理器（SMs）

96GB的HBM3內(nèi)存（4000 GB/s帶寬）

128GB的LPDDR5內(nèi)存（500 GB/s帶寬）

1 h4 J, z/ p& J: I0 p/ x" eGH200單元通過以下方式互連：
2 S/ S$ k+ `( V

NVLink：每個(gè)方向150 GB/s（總共900 GB/s）

Grace互連：每個(gè)方向150 GB/s

NVLink-C2C（C2C）：每個(gè)方向450 GB/s（總共900 GB/s）
: N0 ^, c% `9 d# p
每個(gè)節(jié)點(diǎn)還通過單獨(dú)的網(wǎng)絡(luò)接口卡連接到Slingshot網(wǎng)絡(luò)，每個(gè)方向提供25 GB/s（總共200 GB/s）的節(jié)點(diǎn)間通信。
7 s; U0 V3 W  u6 Y: p/ M$ A
內(nèi)存層次結(jié)構(gòu)和NUMA
; k" I3 b8 o0 [- F3 `Quad GH200系統(tǒng)呈現(xiàn)出復(fù)雜的內(nèi)存層次結(jié)構(gòu)，具有非統(tǒng)一內(nèi)存訪問（NUMA）特性。
+ l! @$ Z$ X+ o6 v) K每個(gè)GH200由兩個(gè)NUMA節(jié)點(diǎn)組成：

與Grace親和的LPDDR5內(nèi)存

與Hopper親和的HBM3內(nèi)存
* b& W0 b* F8 }9 e0 r[/ol]
) y1 ]. G: _- M$ G3 p總的來說，一個(gè)Quad GH200節(jié)點(diǎn)有八個(gè)NUMA節(jié)點(diǎn)，四個(gè)與Grace CPU相關(guān)（NUMA 0-3），四個(gè)與Hopper GPU相關(guān)（NUMA 4, 12, 20, 28）。

3 a) W# [9 d$ [2 n/ u! e理解數(shù)據(jù)路徑
! ^* C1 v( \( ^: C3 ^9 {7 A4 _為了優(yōu)化內(nèi)存操作，理解不同類型操作的數(shù)據(jù)路徑非常重要。讓我們來看看讀取、寫入和復(fù)制操作：
# x; y, o- I% F. X# [& c) Z
圖2：Hopper操作的數(shù)據(jù)路徑

圖2說明了Hopper GPU執(zhí)行的讀取、寫入和復(fù)制操作的數(shù)據(jù)路徑。
注意：
, F' a/ H! [+ w( v4 u* G$ F# ^

本地HBM訪問具有最短的路徑和最高的帶寬（4000 GB/s）

跨C2C互連的操作限制在450 GB/s

復(fù)制操作可能需要多次互連遍歷，影響可達(dá)到的帶寬

內(nèi)存操作基準(zhǔn)測試
為了理解Quad GH200系統(tǒng)的性能特征，我們將檢查各種微基準(zhǔn)測試的結(jié)果：
1. 讀取和寫入操作：

圖3：讀取和寫入吞吐量

$ K5 g. S  h. O, L; R圖3顯示了Grace和Hopper在不同類型內(nèi)存上進(jìn)行讀取和寫入操作的吞吐量，包括空閑條件下和C2C互連負(fù)載下的情況。
! H4 P7 m* T: S* Y主要觀察：

Hopper通常在本地內(nèi)存訪問時(shí)更好地利用C2C互連

跨越C2C和NVLink的操作會產(chǎn)生顯著開銷

在負(fù)載下，對HBM的寫入受影響最大，特別是對Grace而言

2. 復(fù)制操作：
' J$ y7 z: t! f1 d
, I9 Y7 u2 ?, Q7 b圖4：復(fù)制吞吐量
$ j1 [. F2 O6 @( j' T( q9 t0 B' Z5 T
圖4說明了Grace和Hopper在不同源和目標(biāo)內(nèi)存類型之間進(jìn)行復(fù)制操作的吞吐量。
值得注意的發(fā)現(xiàn)：
+ T" \! q+ g$ W* l- I

內(nèi)存?zhèn)鬏敶嬖诓粚ΨQ性（例如，Grace在從本地內(nèi)存復(fù)制到對等GH200時(shí)達(dá)到更高的吞吐量）

Hopper在跨越多個(gè)互連時(shí)通常能更有效地利用可用帶寬
1 y+ R  L0 H' I: f$ s  l( l9 M
# u9 U' C/ d1 ?/ W$ _; N6 _# T' z3. 延遲：
' x+ Z1 S5 J: J! j; ~
# l; B* D1 H; V' t' k6 N圖5：主內(nèi)存訪問延遲

圖5顯示了Grace和Hopper的主內(nèi)存訪問延遲。有趣的是，跨越C2C互連的訪問（Grace到HBM和Hopper到DDR）表現(xiàn)出相似的延遲。

優(yōu)化應(yīng)用程序
( V5 b; {+ L! V! F; @理解這些性能特征對于在Quad GH200系統(tǒng)上優(yōu)化應(yīng)用程序非常重要。讓我們來看一些示例工作負(fù)載及其基于內(nèi)存放置的性能：
1. GEMM（通用矩陣乘法）：

圖6：GEMM性能
& |! L+ Y9 u* y5 r& y
圖6顯示了矩陣放置在不同內(nèi)存位置的GEMM操作性能。主要要點(diǎn)：
( ^8 U/ P* q9 }

HBM放置對于最佳性能至關(guān)重要，特別是對于使用Tensor Cores的數(shù)據(jù)類型

即使將一個(gè)矩陣移出HBM也可能顯著影響性能
' b& e* s( e/ M
2. LLM（大型語言模型）推理：
+ v2 q$ G) z. ]$ k( ?
圖7：LLM推理時(shí)間
, ]  F9 J& o2 u, |2 t7 J
圖7顯示了不同模型和內(nèi)存分配的LLM推理時(shí)間。觀察結(jié)果：

內(nèi)存訪問速度對吞吐量起著根本作用

HBM分配提供最佳性能，而對等內(nèi)存訪問顯著影響推理時(shí)間
  \1 [; v, d- d& z. k' e
% M& b3 m1 b. I+ D  a3. NCCL（NVIDIA集體通信庫）操作：
- c* ]. V. w" H7 p! L1 \
. s' A* p/ W  _. v0 m. f& ]9 e圖8：NCCL All Reduce和All Gather性能

圖8說明了節(jié)點(diǎn)內(nèi)All Reduce和All Gather操作的性能。關(guān)鍵點(diǎn)：
% L* X3 J; a; t7 D

超級芯片局部性比使用的內(nèi)存類型更重要

同一GH200內(nèi)存大大優(yōu)于對等訪問

最佳實(shí)踐和建議
3 D  ~+ X2 q) ]; p4 e/ ]基于從這些基準(zhǔn)測試和應(yīng)用程序示例中獲得的見解，以下是在Quad GH200系統(tǒng)上優(yōu)化內(nèi)存操作的一些最佳實(shí)踐：

優(yōu)先使用HBM：盡可能將性能關(guān)鍵數(shù)據(jù)放在本地HBM內(nèi)存中，特別是對于GPU密集型工作負(fù)載。

最小化跨GH200訪問：盡量將數(shù)據(jù)保持在執(zhí)行計(jì)算的GH200單元本地，因?yàn)閷Φ葍?nèi)存訪問會導(dǎo)致顯著的性能損失。

謹(jǐn)慎利用統(tǒng)一內(nèi)存：雖然統(tǒng)一內(nèi)存簡化了編程，但要注意與顯式內(nèi)存管理相比的性能特征。

考慮內(nèi)存?zhèn)鬏數(shù)牟粚ΨQ性：在設(shè)計(jì)數(shù)據(jù)移動模式時(shí)，要考慮不同內(nèi)存類型之間復(fù)制操作的不對稱性。

優(yōu)化集體操作：對于使用NCCL或類似庫的應(yīng)用程序，專注于超級芯片局部性以最大化性能。

分析和迭代：使用分析工具識別應(yīng)用程序中的內(nèi)存訪問模式，并根據(jù)系統(tǒng)的性能特征迭代優(yōu)化數(shù)據(jù)放置。
) ]) o% V3 k9 d8 v[/ol]
結(jié)論
Quad GH200節(jié)點(diǎn)為HPC和AI工作負(fù)載提供了強(qiáng)大的計(jì)算能力和內(nèi)存帶寬。然而，要充分利用其潛力，開發(fā)人員必須理解其復(fù)雜的內(nèi)存層次結(jié)構(gòu)并相應(yīng)地優(yōu)化數(shù)據(jù)放置。通過遵循本文概述的最佳實(shí)踐并仔細(xì)考慮不同內(nèi)存操作的性能特征，可以顯著提高在這一先進(jìn)異構(gòu)系統(tǒng)上應(yīng)用程序的效率。

, u& o" G( n3 _參考文獻(xiàn)
[1] L. Fusco et al., "Understanding Data Movement in Tightly Coupled Heterogeneous Systems: A Case Study with the Grace Hopper Superchip," arXiv preprint arXiv:2408.11556v2, Aug. 2024.
# ?7 H' v" Z+ @
END
0 o! f9 b5 A' J0 ]/ W# z* S9 R, |
" v9 B- u4 G, K$ O4 K
" k9 X  k! }3 v* t! a! F  K) H軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
7 |+ i& T% n  t! \+ B9 M- p點(diǎn)擊左下角"閱讀原文"馬上申請

6 k$ Z% X% t  Y" u8 j1 ]歡迎轉(zhuǎn)載

轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！


( [# w: }+ D) W+ n/ \

. P8 n9 m8 h0 V4 Q9 u4 V5 m
關(guān)注我們
) L( A& J; o. e
9 w  I, w/ |, A% k5 D: v( p. {" g! h

. g) `+ n" X/ L; W# w4 w3 W8 t

" F0 l4 p6 U, z! a: _2 M4 D ( R+ t2 o/ H- i8 U' f8 M( J

4 M3 Y7 j8 Y5 O- M- _

                     
' z. `/ L9 |! j# s; l5 s

' o9 |3 [; \6 j' x1 s: E
關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
0 w0 ~3 _& k% _$ t8 j8 C* y
http://www.latitudeda.com/
（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）