電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 22|回復(fù): 0
收起左側(cè)

鎖相環(huán) PLL 的組成和應(yīng)用

[復(fù)制鏈接]

478

主題

478

帖子

2427

積分

三級會員

Rank: 3Rank: 3

積分
2427
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-8-18 18:57:00 | 只看該作者 |只看大圖 回帖獎勵 |倒序?yàn)g覽 |閱讀模式
+ r5 P4 g( G" ]( b, A# R
點(diǎn)擊上方名片關(guān)注了解更多
3 j. z! {& E1 e# F
4 r4 r3 o3 F+ O; g; S
. g: o" ?7 l+ r2 K6 V+ \; V2 L, D鎖相環(huán)路,簡稱PLL,作用:可以鎖定相位,可以消除頻率誤差。( x: |/ f6 ^) @8 R
1、鎖相環(huán)路基本組成7 f' v4 W! H6 c8 ]

8 E" p9 F8 p9 Z: x% \8 O鑒相器(PD):用以比較ui、uo相位,輸出反映相位誤差的電壓uD(t)。
- B' n: {$ w8 T+ \環(huán)路濾波器(LF):用以濾除誤差信號中的高頻分量和噪聲,提高系統(tǒng)穩(wěn)定性。
0 W; h8 W( \) |8 u: A9 Q. e, Y壓控振蕩器(VCO):在uC(t)控制下輸出相應(yīng)頻率 fo。
2 b( f# ]5 V+ P9 \1 x若兩正弦信號頻率相等,則二者之相位差恒定;反之,只要保持其相位差恒定,即可使兩信號頻率相等。% u& \' U9 k# T9 c% d/ T

  c* T7 N# p$ J& [  y$ S: L鎖相環(huán)路的基本工作原理:
8 |, L/ [9 O: z3 c若wi ≠wo,則ui(t)和uo(t)之間產(chǎn)生相位變化 → uD(t) ,與瞬時誤差相位成正比→uc(t),濾除了高頻分量和噪聲→ wo ,去接近wi ;最終使 wi = wo ,相位誤差為常數(shù),環(huán)路鎖定,這時的相位誤差稱為剩余相位誤差或穩(wěn)態(tài)相位誤差。' h+ x5 ^$ s4 l* b
2、鎖相環(huán)路的數(shù)學(xué)模型9 J* I  u+ C' B" p) x% u
鑒相器的相位模型:3 \! D) ^. T# S( N3 {+ V* T
2 R. R6 A6 N) u2 a2 s( p9 ^
模型為:
4 Q, I1 O: E5 T# |" w ; d  f* X( E/ r) q
壓控振蕩器的相位模型:) F% [( U; N! E

7 ^2 j; ~$ q' _- u- p
# l7 j9 z8 I! k, q$ x- x8 x模型為:5 P: t, D" e+ |; N
6 n$ h5 g; i9 u9 ?4 H
環(huán)路濾波器的電路模型:( W, B+ t7 p; B  _+ C

' X) M" z# K3 Z) e% E6 Q  n0 e模型為:
9 _! t" h4 i2 k  v 6 `. w  j9 F, q# U( M4 ?# W
PLL的相位模型和基本方程:
2 o4 Y) [- l9 }9 e
7 ^8 s8 G; P2 U6 o) Q5 z/ u) [上式是一個非線性微分方程,它完整地描述了環(huán)路的控制過程。3 q2 L8 {& q  @& E

: y! z" C. C6 c& k6 c1 W! L 9 O! ^( S) n8 K& }
鎖相環(huán)路(PLL)是一個傳遞相位的閉環(huán)系統(tǒng),只要研究它的相位數(shù)學(xué)模型或它的微分方程,即可獲得該系統(tǒng)的完整性能。
. h" j0 g+ L9 K  E0 g  F& [& Q
3 Z4 v+ G6 h8 q- t' [3、鎖相環(huán)路的捕捉與跟蹤
! |8 m! k) q6 ]: j# d
( U& l4 P5 `4 ]5 X
, f* D) j8 S, a6 X$ N7 \4、 集成鎖相環(huán)路
- V: ~* D& t7 U3 C通用型單片集成鎖相環(huán)路L562簡介:
) X8 Z6 P2 f6 M為多功能單片集成PLL。內(nèi)部除有PD、VCO外,還有三個放大器和一個限幅器。工作頻率可達(dá)30MHz。
- ^0 ]  y6 D4 n2 p9 C8 [鑒相器(PD)采用雙差分對模擬相乘器電路,壓控振蕩器(VCO)采用射極耦合多諧振蕩器電路。限幅器用于限制鎖相環(huán)路的直流增益,以控制環(huán)路同步帶的大小。5 Z  z* c6 S/ P8 o
只需單電源供電,一般采用18V電源,最大電流14mA。輸入信號電壓最大值為3V。
$ s9 K9 b3 `. F% |% o7 pL562內(nèi)部結(jié)構(gòu)與外引腳排列:+ F9 l: k' ^' u4 G

& i; R! h3 B4 G% YL562內(nèi)部的射極耦合多諧VCO:
5 \! W2 `8 Y1 [/ R% Y ' c$ \- a1 Z4 u# O8 ]
CMOS鎖相環(huán)路CD4046簡介:為數(shù)字PLL。內(nèi)有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內(nèi)部穩(wěn)壓器等。具有電源電壓范圍寬(5~15V)、功耗低、輸入阻抗高  等優(yōu)點(diǎn)。工作頻率0~1MHz。內(nèi)部VCO產(chǎn)生50%占空比的方波。輸出電平可與TTL電平或CMOS電平兼容。0 ^, a+ b* f& r0 @, a3 C

5 T, y$ n, H/ u1 T& r2 A
. n$ a* _" {% p# ~0 F2 I8 C9 Z
$ Z, n" ?$ R, b0 ~
0 o1 E0 X7 m/ Q7 x6 O0 E, _
, f+ n9 X( M, Q* J" Z7 \# w* M3 c+ z6 Z2 P% h
聲明:
" e5 n7 G( E& y2 J聲明:文章來源:面包板社區(qū)czd886分享。本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立,推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有,如有侵權(quán),聯(lián)系刪除。投稿/招聘/推廣/宣傳 請加微信:woniu26a推薦閱讀▼! z" j# _, Z' u' H- n) g
電路設(shè)計-電路分析6 T( Y! K! Y* E
emc相關(guān)文章5 W" z/ C' i/ F* f  ?
電子元器件" o( i6 H6 |2 w) {
后臺回復(fù)“加群”,管理員拉你加入同行技術(shù)交流群。
回復(fù)

使用道具 舉報

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表