如何根據(jù)verligoHDL代碼畫波形圖

圣光之血

rt，實在找不到答案

0 Z# v  j  r+ c) x3 w" W6 ~，百度上搜也搜不到
% K5 H2 _0 \4 L" c
& K" ^. {$ R. ]# K/ N% s# S

PCBQA

你可以使用EDA工具（例如ModelSim、Xilinx Vivado等）來根據(jù)Verilog HDL代碼生成波形圖。首先，將Verilog HDL代碼編譯為仿真模型，然后利用仿真模型運行波形仿真。在仿真期間，EDA工具將根據(jù)輸入信號和時鐘信號模擬電路行為，并輸出波形圖形。這樣，你就可以可視化電路波形，以便分析和調(diào)試。

PCBQA

初始狀態(tài)a,b為0，10ns后a拉高，再10ns后b拉高，再10ns 后a拉低，然后保持

阿里電子

這不是最簡單的異或門嗎。。。。輸入信號給了，畫輸出信號的波形有點水啊

PCBQA

這樣？
6 k) P+ Z6 {9 y, F  F+ j1 Z; Z
8 b3 U. @8 e* Z* [* [( Q

Carlos_Chen

11111111111111