DDR調(diào)試不通？先別扔，這個操作可能幫你逆襲！

edadoc

作者：一博科技高速先生成員 黃剛

相信大家過完一個美美的春節(jié)后，學(xué)習(xí)的熱情一定會暴漲，反正高速先生給大家分享技術(shù)文章的熱情是非常高漲的哈！打從推出這個系列的仿真和理論相結(jié)合的話題后，文章受到了很多忠實粉絲的喜愛，大家紛紛表示既能學(xué)到理論知識，還知道怎么從仿真中去驗證，甚至有一些小伙伴們已經(jīng)深深的陷入到仿真里面去，無法自拔了。因此高速先生趁熱打鐵，在春節(jié)后再加推幾期，繼續(xù)圍繞著這個話題分享文章！

經(jīng)過高速先生對粉絲文章喜愛度的研究發(fā)現(xiàn)，DDR方面的話題始終受到大家的熱捧，原因可能包括了大多數(shù)產(chǎn)品都會有DDR內(nèi)存系統(tǒng)，然后DDR系統(tǒng)又是很關(guān)鍵且容易出問題的一個模塊，還有就是DDR的原理和應(yīng)用特別讓人著迷等等吧。All right，那今天就再給大家分享一個DDR仿真和測試完美對應(yīng)的經(jīng)典案例吧！

不知道現(xiàn)在大家做的DDR4系統(tǒng)的指標(biāo)是怎么樣了？從高速先生和最近眾多客戶的配合來看，從一個通道的總?cè)萘亢退俾噬隙蓟�本上拉到了極限，從單個顆粒的容量，很多已經(jīng)從8Gb提升到了16Gb，運行速率也從typical的2400M拉到3200M了。下面要分享的這個案例就是這個的一個case！

這個客戶的一個DDR通道是1拖5的結(jié)構(gòu)，每個顆粒的16Gb是容量，需要跑到的速率是3200M，通過這個描述，就知道這個系統(tǒng)的pcb設(shè)計不會很好做！這個項目是我司設(shè)計部門的同事設(shè)計的，而且也有相關(guān)的內(nèi)部指導(dǎo)可以遵照，因此設(shè)計完就去生產(chǎn)加工了。等板子貼片回來后，客戶下載程序去測試時，就猛然發(fā)現(xiàn)運行不到額定的3200M的速率！

客戶也測試了好幾片板子，情況都差不多，大概只能運行到2400M左右，再往上就不穩(wěn)定了。由于我們和這個客戶合作比較久了，大家也都沒有太慌，經(jīng)過和客戶詳細(xì)的溝通，我們把調(diào)試的方向轉(zhuǎn)到了主芯片的驅(qū)動配置上。這款型號主芯片客戶用得比較多，驅(qū)動配置的頁面，如下所示：

像這種一拖多的DDR系統(tǒng)，我們最先會把debug方向放在地址控制信號和CLK上面，這個原因在之前很多篇文章已經(jīng)說過了。我們看到客戶已經(jīng)遍歷了上面紅框的驅(qū)動內(nèi)阻，從可以選擇的40，48，60等多種驅(qū)動選出了較好的40歐姆內(nèi)阻驅(qū)動，但是依然不能穩(wěn)定的跑到3200M上。連驅(qū)動內(nèi)阻的配置都遍歷過，感覺好像沒有其他有效的設(shè)置了吧，真的要立馬重新改板設(shè)計了？

先別慌，還好高速先生也對這款芯片灰常的了解，除了傳統(tǒng)的驅(qū)動內(nèi)阻可以配置外，Slew Type也是一個很重要的點！沒錯，就是下面這個配置項！

該芯片有FAST，MEDIUM和SLOW三個配置可以選擇！而且我們也拿到了該芯片的仿真模型，模型比較齊全，也同樣有這幾項配置可以選，于是高速先生打算通過仿真去進(jìn)行驗證，看看能不能順便把問題一并解決了。

于是我們迅速在仿真軟件把仿真拓?fù)浯钇饋�，就是下面這樣的拓?fù)洌?/font>

我們先按照客戶原始的配置，地址控制和時鐘CLK都是FAST模式，40歐姆內(nèi)阻去選擇仿真模型，如下所示：

發(fā)現(xiàn)最差的顆粒信號質(zhì)量的確是有問題，存在明顯的ring back，從而也導(dǎo)致時鐘采樣出現(xiàn)問題，同時也能發(fā)現(xiàn)，時鐘采樣的時序本身沒有問題，只是地址控制信號質(zhì)量的問題。

這和客戶的測試結(jié)果也挺吻合的！

那我們就換成地址控制MEDIUM模式，時鐘CLK還是FAST模式仿真看看，結(jié)果就變成下面這樣了。好開森，地址控制信號的信號質(zhì)量全部都沒問題了�。�！

是不是在仿真中意味著就ok了，人往往在最開心的時候容易受到暴擊，的確，地址控制信號的信號質(zhì)量都o(jì)k了，但是時鐘又出來搞事了！地址控制信號的質(zhì)量都沒問題，

CLK時鐘的信號質(zhì)量也沒問題，但是時序卻出錯了，從上升沿的采樣位置能明顯看到，建立時間裕量又不夠了！

但是我們還是壯著膽子讓客戶試試這種地址控制MEDIUM模式，時鐘CLK選FAST這樣的配置，果不其然，客戶很快就傳來了測試結(jié)果！

的確，從仿真結(jié)果來看，單純的地址和CLK的信號質(zhì)量都是滿足要求的，只是建立時間的時序裕量不足，我們知道，時序裕量問題的確也是可以通過降頻來彌補的，因此我們對仿真的精度有了更大的信心！

好！最后再試一種組合，一定要成功！就是地址控制信號和CLK時鐘都選用MEDIUM模式，我們先來看看仿真結(jié)果！這下厲害了，地址控制信號ok，上面的仿真已經(jīng)知道，現(xiàn)在把CLK時鐘也變成MEDIUM后，時鐘本身滿足信號質(zhì)量的同時，時序也變ok了，結(jié)果列表沒有出現(xiàn)裕量不足的提醒了，完美！

然后再反饋到調(diào)試去，客戶終于傳來了好消息！

最后總結(jié)下，這又是一個仿真和測試互相配合驗證從而通過仿真指導(dǎo)調(diào)試來解決問題的經(jīng)典案例，在初始配置調(diào)試不通過的時候要保持冷靜，找到入口去嘗試更多的芯片配置。從案例中我們展示了仿真和測試的配合，其實選擇配置的過程也是理論應(yīng)用于實際的過程，有了理論的支撐，我們才能更好的去選擇仿真的配置和調(diào)試的配置，從而解決問題，大家都get到了吧！