Cadence Allegro如何將所有的差分線設置到其它信號的間距是20mil并滿足自身的阻抗...

嘻嘻哈哈123 · 發(fā)表于 2021-5-6 11:47:49

Cadence allegro如何將所有的差分線設置到其它信號的間距是20mil并滿足自身的阻抗間距不報錯呢？

答：我們在PCB設計過程中，差分信號是比較重要的信號，一般設置差分信號到其它信號的間距是20mil，但是設置完差分信號到其它信號的間距之后，差分對內(nèi)PN之間不滿足20mil的間距，會報錯，如圖6-205所示：

游客，如果您要查看本帖隱藏內(nèi)容請回復

本條問答已經(jīng)錄制視頻教程，播放地址：https://www.fanyedu.com/course/20500.html

--------------------------------------------------------------
每天學習一個技巧，日積月累你也是專家！
使用前請您先閱讀以下條款:
1、轉(zhuǎn)載本站提供的資源請勿刪除本說明文件。
2、分享技術(shù)文檔源自凡億教育技術(shù)驗總結(jié)分享！
3、表述觀點僅代表我方建議，不對直接引用造成損失負責！